AI丛集规模大扩张，GPU/HBM间的资料搬移迫切实现低延迟、高频宽、低功耗互连，Micro LED CPO将在辉达Feynman GPU三．二Ｔ超高速互连架构世代扮演要角。

【文／林丽雪】

台北国际电脑展（Computex 2026）开展，ＣＰＯ光互连技术成为展场技术重点之一，而随著生成式ＡＩ驱动高速光通讯需求急速攀升，目前虽然大型ＡＩ资料中心仍大量倚赖铜缆与可插拔光模组架构进行讯号传输，然当交换器速度从八○○Ｇ进入一．六Ｔ、三．二Ｔ之后，铜线不管在讯号衰减、功耗、ＥＭＩ干扰与散热的物理极限开始浮现，尤其当ＡＩ丛集规模持续大幅扩张后，ＧＰＵ之间的资料搬移必须能实现低延迟、高频宽、低功耗地互连，因此，未来光通讯全面往ＣＰＯ方向移动，已成为全球ＣＳＰ、ＧＰＵ与交换器大厂现阶段技术开发的重中之重。

Micro LED融入COUPE制程

台积电（2330）日前举办技术论坛，亦揭露旗下紧凑型通用光子引擎（Compact Universal Photonic Engine; COUPE）技术将加速整合共同封装光学（ＣＰＯ）解决方案，COUPE是台积电结合矽光子、SoIC与共同封装光学的光子引擎平台，目标是降低ＡＩ资料中心晶片间传输的功耗与延迟，从可插拔光学模组到目前Blackwell进阶版系列采用靠近处理器的CoWoS中介层，开发出一一五．二Ｔ总频宽的ＣＰＯ交换器，到预计明年第一季推出的Rubin Ultra系列在处理器及GPU内部的极近距离完成光学局部矽连接，COUPE平台技术演进在过去一段时间加速演进。

COUPE光子引擎平台是ＡＩ资料中心架构进入光电融合互连的重要推手，下一阶段，台积电将戮力推进实现记忆体与Compute Fabric全光互连的新世代，以因应辉达Feynman GPU架构的落地，该架构核心将全面导入三．二Ｔ（每通道四○○Ｇ）的超高速互连与ＣＰＯ架构，Micro LED CPO亦将登场，融入台积电COUPE制程内。

为因应三．二Ｔ的全光互连实现到来，据了解，全球Micro LED相关供应链已经全面动起来，磨刀霍霍卡位新世代光通讯商机，在全球Micro LED技术开发处于前沿的富采光电董事长范进雍即直言，「会做光通讯，不是我们想做，是市场有这样的需求，我们努力配合开发」，几句话透露，Micro LED应用在光通讯即将是现实。

Micro LED因能耗仅为1-2 pJ/bit（每位元皮焦耳），且具有10-10低位元错误率（BER），TrendForce研究认为，Micro LED有望在垂直扩展（Scale-Up）的资料中心网路中，与AEC（主动式电缆）、VCSEL NPO（垂直共振腔面射型雷射近封装光学）并列机柜内（Intra-Rack）的三大短距高速传输方案。尤其在资料中心十公尺内短距离高速传输应用上，适合用于ＣＰＯ以及主动式光缆（AOC）高速互连，且相较于其他光通讯光源方案，Micro LED还具备高温稳定性、长达三万小时的寿命等多项优势，可大幅降低资料中心传输用电量与散热需求，当三．二T超高互连架构时代来临，Micro LED将在ＡＩ资料中心高密度、高效率传输环境中发挥极高潜力及角色。

实现多通道极宽频道传输

目前Nvidia已提出其矽光子ＣＰＯ规格目标，包括低能耗（< 1.5pJ/bit）、小型化（>0.5Tbps/mm2），以及高信赖性，即低于10 FIT（10 Failure in Time，十亿小时低于一次的故障率）。在此背景下，Micro LED CPO技术展现独特优势，透过整合五○微米以下的晶片尺寸与CMOS驱动电路，达成仅1~2pJ/bit的能耗，可理想应用在Scale-Up的资料中心网路。

再者，与传统雷射技术追求单通道速度提升到一○○Gbps不同，Micro LED的策略是在极小面积内塞入更多单元，如在一平方毫米的晶片中，放进八○○颗三五微米大小、每颗二Gbps频宽的Micro LED，就可稳定提供一．六Tbps等级的高频宽传输；或在同样大小的晶片中，放进一六○○颗二五微米大小的Micro LED，就可在每平方毫米中取得三．二Tbps的极高频宽传输，透过LED蓝、绿光的并行排列，可以提升频宽，并能透过多波长或多通道的空间分割，增加资料的吞吐量。（全文未完）

全文及图表请见《先探投资周刊2407期精彩当期内文转载》

◎封面故事：国际功率元件打下AI基建江山

◎特别企划：股东会看景气 话题围绕AI

◎焦点议题：AI智慧眼镜供应链曝光

◎中港直击：中芯国际难以大鸣大放